

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 61140170 A

(43) Date of publication of application: 27.06.86

(51) Int. CI

H01L 27/10 G11C 11/34 H01L 29/78

(21) Application number: 59263303

(71) Applicant:

TOSHIBA CORP

(22) Date of filing: 13.12.84

(72) Inventor:

MOMOTOMI MASAKI

OGURA ISAO

(54) SEMICONDUCTOR MEMORY DEVICE


(57) Abstract:


PURPOSE: To contrive to increase the integration and capacitance by integrating memory cells made of the MOSFET with source and drain regions formed in the longitudinal direction by utilizing the side wall of projections formed in periodical strips form, and of the MOS capacitor formed in stack on this source region.

CONSTITUTION: The titled device uses a wafer with an N + layer 12 serving as the drain region of the MOSFET formed on a P-type Si substrate 11 in common to all memory cells, and with a P- type layer 13 formed thereon by epitaxial growth. A plurality of stripe projections are formed by digging grooves deep enough to reach the N* type layer 12, and a gate electrode 15 is continuous ly formed on the side wall of each projection via gate insulation film 14 and each forms other word lines. The projection top is discretely provided with arrangements of N+ type layers 16 serving as the source region of the MOSFET independent in every memory cell, along both sides. This N+ type layer 16 is the first electrode of the MOS capacitor, and the second electrode 19 of the capacitor is formed thereon via capacitor insulation

film 18.

COPYRIGHT: (C)1986,JPO&Japio





特開昭61-140170 (4)

ねるゲート電極はストライプ状の凸部側壁に沿って真直ぐ配設されており、これはマスクなしで RIEにより形成することができる。従ってプロセス的にも簡単になっており、高歩留りが期待できる。

第 5 図は本発明の他の実施例の第 2 図の断面に対応する断面を示すものである。先の実施例と対応する。の実施例では、凸部表面の両側の n *型暦 1 6の間に消2 2 を超ったものである。このような構造とすれば、 n *型暦 1 6の上面だけでなく側面をもキャバシタとして利用することができ、より好ましいメモリ特性が得られる。

第6図は更に他の実施例の第3図に対応する斜 視図を示すものである。先の実施例と対応する部 分にはやはり同じ符号を付して詳細な説明は省く。 先の実施例ではストライブ状の凸部の両側壁に対 称的にMOSFETを配列形成しているに対し、 本実施例では、互い違いにMOSFETを配列形 成している。このような構造は例えば、限られた ストライプ幅内で大きいキャパシタ容量を実現し たい場合に有効になる。


本発明はその他、種々変形して実施することができる。

4. 図面の簡単な説明


第1 図は本発明の一実施例の d R A M の模式的平面図、第2図はそのA - A 「断面図、第3図はM O S F E T が形成された状態を示す斜視図、第4図(a)~(c)はメモリセルの等価回路図および動作電圧関係を示す図、第5 図は他の実施例の第2図に対応する断面図、第6 図は更に他の実施例の第3図に対応する斜視図、である。


1 1 … p ・ 型 S ー 基板、 1 2 … n ・ 型 層 (ドレイン領域)、 1 3 … p ・ 型 層、 1 4 … ゲート 絶縁 膜、 1 5 … ゲート 電極 (ワード線)、 1 6 … n ・ 型 層 (ソース領域兼 キャパシタ の第 1 の電極)、 1 7 … p ・ 型 層 (分 離 層)、 1 8 … キャパシタ 絶縁 膜、 1 9 … キャパシタ の第 2 の電極 (ピット線)、 2 0 … コンタクト孔、 2 1 … 電源配線。


第 1 図



第 3 図









	0 黄込み	ザリナャージ	0" BE L
(6)	48 48 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5	Engay)	(5V-9X2 (9-5V)

	1° 1 in tr	プリチャ・ジ	"1"終出レ
(c)	5V +Ns(54) -SV	0v 	1 - 84 - 4v2(2A)



第6図



第 7 图

